Аттенюатор дрожания фазы тактового сигнала HMC7044 Analog Devices
Компания Analog Devices (NASDAQ: ADI) представила высококачественную схему ослабления дрожания фазы тактового сигнала для последовательных интерфейсов стандарта JESD204B, используемых при подключении быстродействующих преобразователей данных к микросхемам программируемой логики в проектах базовых станций.
Интерфейс JESD204B был специально разработан с учётом требований систем с высокими скоростями передачи данных, и аттенюатор дрожания фазы тактового сигнала HMC7044 с рабочей частотой до 3.2 ГГц обладает функциями, поддерживающими и расширяющими возможности данного стандарта. HMC7044 обеспечивает дрожание фазы в пределах 50 фс, улучшая отношение сигнал-шум и динамический диапазон быстродействующих преобразователей, данных, и формирует 14 выходных сигналов с низким уровнем шума, которые могут быть сконфигурированы для работы с различными компонентами. HMC7044 также обладает обширным набором функций управления и распределения тактовых сигналов, которые позволяют разработчикам базовых станций построить законченную подсистему синхронизации с помощью одного компонента.
В проектах базовых станций используется множество последовательных каналов JESD204B для связи с отдельными преобразователями, кадры данных в которых необходимо синхронизировать с тактовым сигналом FPGA. Аттенюатор дрожания фазы тактового сигнала HMC7044 упрощает проектирование систем с интерфейсом JESD204B, формируя синхронные по отношению к источнику тактовые сигналы для преобразователей данных с возможностью регулировки фазы в пределах интервала выборки и кадра (SYSREF). Компонент содержит две схемы фазовой автоподстройки частоты (ФАПЧ) и перекрывающиеся по частоте, интегрированные генераторы, управляемые напряжением (ГУН). Первая схема ФАПЧ синхронизирует сигнал малошумящего локального кварцевого генератора, управляемого напряжением (VCXO), со сравнительно зашумленным сигналом опорной частоты, а вторая схема ФАПЧ осуществляет умножение частоты VCXO с исключительно низким вносимым дополнительным шумом. Архитектура HMC7044 обеспечивает превосходное качество формирования высокочастотных сигналов с низкими уровнями фазового шума и интегрированного дрожания фазы в задачах генерации тактовых сигналов инфраструктуры сотовых сетей с поддержкой JESD204B, инфраструктуры беспроводных систем передачи данных, синхронизации преобразователей данных, а также в других областях применения.
Ключевые особенности схемы ослабления дрожания фазы HMC7044
- Поддержка JEDEC JESD204B
- Крайне низкое среднеквадратическое дрожание фазы: 50 фс (от 12 кГц до 20 МГц, тип.)
- Шумовой порог: -162 дБн/Гц на 245.76 МГц
- Низкий фазовый шум: < -142 дБн/Гц при частоте выходного сигнала от 800 кГц до 983.04 МГц
- До 14 дифференциальных выходных тактовых сигналов от PLL2
- Вход внешнего ГУН с рабочей частотой до 5 ГГц
- Интегрированные стабилизаторы для поддержания превосходного ослабления пульсаций питания